IMG_20200908_205448
よくEMLのスイッチにはサイリスタが使われます。サイリスタは扱える電力が大きいため好都合なのです。
しかし,サイリスタは臨界オン電流上昇率di/dtという「ターンオン時に1秒間にどれだけ電流を上昇させてよいか」という定格があります。シリコンダイ的にはゲート端子の近いところから徐々にオンしていくため,いきなり大電流を突っ込むことができない感じみたいです。
EML類ではdi/dtが激しい使い方となってしまうので,定格を超えそうでちょっと不安です。
三菱電機SEMIKRONInfineonのサイリスタのアプリケーションノートを読んでみたところ,di/dt耐量を上げるにはしっかりと駆動(ゲートドライブ)することが重要なようで,そうしないとデータシート上のスペックが出せないこともあるようです。
そういうわけで,今回はサイリスタをしっかり駆動するゲートドライバを試作して実験してみました。

しっかり駆動するって具体的に何やねんって話ですが,例によって全部アプリケーションノートに書いてありました。
まとめると
  • ゲート電流をめっちゃ流す(ピークはゲートトリガ電流IGTの8~10倍くらい)
  • ゲート電流の電流上昇率(dig/dt)を高くする(1A/us以上推奨らしい)
ということみたいです。
適当にゲートトリガ電流IGT程度流すだけでは全然足りないってわけです。
また,下の画像みたいなゲート電流波形が好ましいらしいです。最初はガツンと流すけど,しばらく時間が立ったらゲート損失を抑えるために電流を控えめにしてる感じっぽい。
キャプチャ

この波形を出すためには色々な回路が考えられますが,アプリケーションノートにパルストランスを使った回路が書いてありましたので,それを参考に試作してみました。
IMG_20200908_205448

回路図
点線で囲われてる部分が基板に実装している部分です。
キャプチ

この回路はトランスでゲートドライバ側とサイリスタ側が別れているところがポイント高いです。
回路の動作自体は単純でQをONするとトランスに電圧がかかり,二次側にパルスが伝送されるという感じですね。

パルストランスですが,パルスがちゃんと伝送できるようにET積を考える必要があります(当たり前)。
今回,パルス幅は300us,二次電圧は定常時で大体3V(流れる電流によって変わる)になるので,1:1で巻いた場合では900Vusくらい必要になります。しかもピーク電流が流れているときはもっと電圧が生じるので2000Vus(てきとう)くらい必要になるかもしれません。
あと,ゲート電流上昇率を高めるために,漏れインダクタンスも最小限に抑える必要があると思います(今回の場合だと1uHもあると厳しそう,実際作ったものは0.6uHでした)。
線間容量もなるべく小さい方がいいです。

今回作成したパルストランスのコアはそのへんに落ちてた適当なものを使いました。よくわからんコアなので,適当に巻いてみては動作確認するというクッソ面倒くさい作業をしてました。最終的には写真にあるようにコア4段重ねとなってしまいました。
できるだけ小型のトランスにしたかったので,ET積はケチって1000Vusくらいです。巻数比が1:2になっているのも,1:2にすれば一次電圧が低くなってET積を確保できるんじゃないかっていう発想です。
サイズ,コア,巻数,巻数比,ET積,巻線抵抗,線間容量,漏れインダクタンス...などなど,考えなければならず面倒でした...。

R1,R2はゲート抵抗の役割をしていて,C1がピークゲート電流の維持する時間(?)を決めるものです。点弧開始直後はC1が充電されていないため,電流はC1の方を通り,ゲート抵抗はR1の分となります。次第にC1が充電されていくとR2の方にも電流が流れ,最終的にはR2に流れるようになり,R1+R2がゲート抵抗としてみえます。
よって,ピークゲート電流値はR1,定常電流値はR2,ピーク電流がどれだけ続くかはC1で決定することとなります。
今回,ピーク2.5A,定常400mAくらいにしたかったので,巻数比が1:2ということを考えると一次側にはピーク5A/定常800mA流れることになります。電源電圧12V,トランスに掛かる電圧がピーク2.5V,定常1V,一次巻線抵抗が0.6Ω,MOSFETは理想スイッチとして計算すると,
R1 = (12 - 2.5)/5 - 0.6 = 1.3Ω
R2 = (12 - 1)/0.8 - R1 - 0.6 = 11.9Ω
といった具合に求まります。
.............が,実際のところは実験しながらいい感じの値を見つけ出し,最終的に回路図に書いてある定数となりました。というのも,サイリスタのVGKは種類や条件によって変わってしまうからです。C1の容量もセラコンの容量変化やらであんま当てにならなかったので実測で決めました。

ちなみに,R1,R2,C1は二次側にあってもよいのですが,一次側にあることでトランス掛かる電圧が低く抑えられ,ET積の小さい小型のトランスでも長時間のパルス出力が可能となります。また,ET積を超過してインダクタンスが爆下がりしても,R1,R2によって電流が制限されるので安心ってわけです。

回路図のDGS,RGP,CGP,DGPはノイズの抑制や誤点弧防止用の素子です。
その他工夫としては,ゲート電流上昇率を高めるために,全体的に配線インダクタンスを抑えるようにするようにしています。


実測波形です。とりあえずサイリスタは無負荷で駆動してみました。
DS1Z_QuickPrint52
CH1(黄色):ゲート-カソード間電圧VGK
CH2(水色):ゲート電流IG
MATH(紫色):ゲート損失PG

ちゃんとアプリケーションノートに描いてあるような電流波形が出ていますね。

初期の部分を拡大してみました。
DS1Z_QuickPrint54

電流上昇率dig/dtはおおよそ4A/usくらいですね。※電流測定用のシャント抵抗のインダクタンス成分で大きめ見えてる可能性があります。
アプリケーションノートでは1A/us以上推奨ということでしたからまぁ良いんじゃないですかね。もうちょっと流しちゃいたい気持ちもありますが...。

ピーク損失は10W行かないくらいですね。ピーク120Wくらいまでイケるサイリスタなので余裕ですね。まぁ良いんじゃないの(適当)。ピークはそんくらいあっても定常時は0.5Wくらいですからゲート損失が抑えられていることがわかります。


無負荷では良好に動作させることができましたので,今度は実際にレールガンを発射してみました。

上2つがゲート関連の波形で,下の波形はレール電流をロゴスキーコイルで取得した波形です。めちゃめちゃノイズ乗っちゃってますが許してください。
DS1Z_QuickPrint55
CH1(黄色):ゲート電流IG
CH2(水色):ゲート-カソード間電圧V_GK
(先程の波形と入れ替わってます)
CH3(ピンク),CH4(青色):レール電流のロゴスキーコイル出力電圧

アノード電流が流れたことで,無負荷よりもVGKが大きくなっています。
ゲート信号は300usのはずですが,200us後には電流が流れなくなっています。おそらく,VGKが大きくなったことでさっさとET積を超過してしまったのだと考えられます。まぁ,100us以上あればいいっぽいような事書いてあったので大きな問題ではないです。気になるならトランスを大きくすれば良さそうです。
他にもこの波形のツッコミどころはありますが,今回のゲートドライバとは関係ない(?)とかいった諸事情により省略します。

とりあえず壊れず普通に動いて普通に使えたよーーーって感じですね。 

動いたはいいんですが,それで実際どれくらい耐量が改善されてるのかはよくわかりません...。
まぁ,メーカーが推奨してるからきっと良いんでしょうし,壊れにくくなるし性能も引き出せるし精神衛生的にもいいので(?)今後も積極的にこの方法を使っていきたいと思います。